jam-09-cache-detection.patch

   1         Fix cache detection and detect trace cache.
   2         Author: Dave Jones <davej@codemonkey.org.uk>
   3
   4 diff -urpN --exclude-from=/home/davej/.exclude linux-2.4.20-pre8/arch/i386/kernel/setup.c linux-2.4.20-pre8-leakfix/arch/i386/kernel/setup.c
   5 --- linux-2.4.20-pre8/arch/i386/kernel/setup.c  2002-09-26 15:29:12.000000000 +0100
   6 +++ linux-2.4.20-pre8-leakfix/arch/i386/kernel/setup.c  2002-09-30 23:03:04.000000000 +0100
   7 @@ -1266,15 +1266,6 @@ static void __init display_cacheinfo(str
   8                         l2size = 256;
   9         }
  10
  11 -       /* Intel PIII Tualatin. This comes in two flavours.
  12 -        * One has 256kb of cache, the other 512. We have no way
  13 -        * to determine which, so we use a boottime override
  14 -        * for the 512kb model, and assume 256 otherwise.
  15 -        */
  16 -       if ((c->x86_vendor == X86_VENDOR_INTEL) && (c->x86 == 6) &&
  17 -               (c->x86_model == 11) && (l2size == 0))
  18 -               l2size = 256;
  19 -
  20         /* VIA C3 CPUs (670-68F) need further shifting. */
  21         if (c->x86_vendor == X86_VENDOR_CENTAUR && (c->x86 == 6) &&
  22                 ((c->x86_model == 7) || (c->x86_model == 8))) {
  23 @@ -2190,6 +2181,7 @@ extern void trap_init_f00f_bug(void);
  24  #define LVL_1_DATA      2
  25  #define LVL_2           3
  26  #define LVL_3           4
  27 +#define LVL_TRACE       5
  28
  29  struct _cache_table
  30  {
  31 @@ -2209,6 +2201,8 @@ static struct _cache_table cache_table[]
  32         { 0x23, LVL_3,      1024 },
  33         { 0x25, LVL_3,      2048 },
  34         { 0x29, LVL_3,      4096 },
  35 +       { 0x39, LVL_2,      128 },
  36 +       { 0x3C, LVL_2,      256 },
  37         { 0x41, LVL_2,      128 },
  38         { 0x42, LVL_2,      256 },
  39         { 0x43, LVL_2,      512 },
  40 @@ -2217,11 +2211,15 @@ static struct _cache_table cache_table[]
  41         { 0x66, LVL_1_DATA, 8 },
  42         { 0x67, LVL_1_DATA, 16 },
  43         { 0x68, LVL_1_DATA, 32 },
  44 +       { 0x70, LVL_TRACE,  12 },
  45 +       { 0x71, LVL_TRACE,  16 },
  46 +       { 0x72, LVL_TRACE,  32 },
  47         { 0x79, LVL_2,      128 },
  48         { 0x7A, LVL_2,      256 },
  49         { 0x7B, LVL_2,      512 },
  50         { 0x7C, LVL_2,      1024 },
  51         { 0x82, LVL_2,      256 },
  52 +       { 0x83, LVL_2,      512 },
  53         { 0x84, LVL_2,      1024 },
  54         { 0x85, LVL_2,      2048 },
  55         { 0x00, 0, 0}
  56 @@ -2229,7 +2237,7 @@ static struct _cache_table cache_table[]
  57
  58  static void __init init_intel(struct cpuinfo_x86 *c)
  59  {
  60 -       unsigned int l1i = 0, l1d = 0, l2 = 0, l3 = 0; /* Cache sizes */
  61 +       unsigned int trace = 0, l1i = 0, l1d = 0, l2 = 0, l3 = 0; /* Cache sizes */
  62         char *p = NULL;
  63  #ifndef CONFIG_X86_F00F_WORKS_OK
  64         static int f00f_workaround_enabled = 0;
  65 @@ -2289,8 +2287,10 @@ static void __init init_intel(struct cpu
  66                                                 case LVL_3:
  67                                                         l3 += cache_table[k].size;
  68                                                         break;
  69 +                                               case LVL_TRACE:
  70 +                                                       trace += cache_table[k].size;
  71 +                                                       break;
  72                                                 }
  73 -
  74                                                 break;
  75                                         }
  76
  77 @@ -2298,9 +2298,25 @@ static void __init init_intel(struct cpu
  78                                 }
  79                         }
  80                 }
  81 -               if ( l1i || l1d )
  82 -                       printk(KERN_INFO "CPU: L1 I cache: %dK, L1 D cache: %dK\n",
  83 -                              l1i, l1d);
  84 +
  85 +               /* Intel PIII Tualatin. This comes in two flavours.
  86 +                * One has 256kb of cache, the other 512. We have no way
  87 +                * to determine which, so we use a boottime override
  88 +                * for the 512kb model, and assume 256 otherwise.
  89 +                */
  90 +               if ((c->x86 == 6) && (c->x86_model == 11) && (l2 == 0))
  91 +                       l2 = 256;
  92 +               /* Allow user to override all this if necessary. */
  93 +               if (cachesize_override != -1)
  94 +                       l2 = cachesize_override;
  95 +
  96 +               if ( trace )
  97 +                       printk (KERN_INFO "CPU: Trace cache: %dK uops", trace);
  98 +               else if ( l1i )
  99 +                       printk (KERN_INFO "CPU: L1 I cache: %dK", l1i);
 100 +               if ( l1d )
 101 +                       printk(", L1 D cache: %dK\n", l1d);
 102 +
 103                 if ( l2 )
 104                         printk(KERN_INFO "CPU: L2 cache: %dK\n", l2);
 105                 if ( l3 )